|
|
|
|
|
|
在专用信号处理器中用于饱和乘法和累加的方法和装置<%=id%> |
|
|
|
分 类 号:
G06F15/00;G06F15/16
颁 证 日:
优 先 权:
1999.10.25 US 09/427,174
申请(专利权)人:
英特尔公司
地 址:
美国加利福尼亚州
发 明 (设计)人:
K·加纳帕蒂;R·卡纳帕蒂皮莱
国 际 申 请:
CT/US00/41353 2000.10.19
国 际 公 布:
WO01/35238 英 2001.5.17
进入国家日期:
2002.06.24
专利 代理 机构:
中国专利代理(香港)有限公司
代 理 人:
杨凯;傅康
摘要
专用信号处理器(A )执行向量化和非向量化运算。非向量化运算可以利用饱和乘法和累加运算来执行。A 包括串行接口(206)、缓冲存储器(210)、进行数字信号处理的核心处理器(200A-D),该核心处理器包括精简指令系统计算机(RISC)处理器和四个信号处理单元。所述四个信号处理单元并行执行数字信号处理算法,其中包括执行饱和乘法和累加运算。A 被用于诸如网关的通信接口装置。所述A 非常适合在用于收发分组数据和话音的电信系统中处理话音和数据压缩/解压缩。
主权项
权利要求书
1.一种用于执行饱和乘法和累加的专用信号处理器,所述专用
信号处理器包括:
串行接口,用于接收数字信号的数据样本和发送处理后的数字
信号输出;
缓冲存储器,它耦合到所述串行接口,所述缓冲存储器在数字
信号处理之前,缓冲收到的所述数字信号的所述数据样本,并且在
传输之前,缓冲所述处理后的数字信号输出;
至少一个核心处理器,对所述数字信号进行数字信号处理,所
述至少一个核心处理器响应于所述数字信号的数据样本和数字信号
处理算法,生成所述处理后的数字信号输出,同时耦合到所述缓冲
存储器,以在传输之前缓冲所述处理后的数字信号输出,所述至少
一个核心处理器包括:
精简指令系统计算机(RISC)处理器,提供对所述生成所述处理后
的数字信号输出的控制,以及
多个信号处理单元,执行所述数字信号处理算法,并行处理所
述数字样本,所述多个信号处理单元响应于所述数字信号的数据样
本和所述数字信号处理算法而生成所述处理后的数字信号输出。
|
|
|
|
设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明
Copyriht 2007 - 2008 © 科普之友 All right reserved |