|
|
|
|
|
|
|
|
颁 证 日：
优 先 权：
2002.6.18 US 10/175,383
申请(专利权)人：
智慧第一公司
地 址：
美国加利福尼亚
发 明 (设计)人：
G·葛兰·亨利;罗德·E·胡克
国 际 申 请：
国 际 公 布：
进入国家日期：
专利 代理 机构：
隆天国际专利商标代理有限公司
代 理 人：
陈红;潘培坤
摘要
本发明涉及一微处理器，可依据未来处理器总线的使用与快取线的状态来进行选择性预取指令。该微处理器包括一可编程的门限缓存器，以储存一门限值。若微处理器的总线接口单元中被排队等待的总线需求深度大于该门限值，则显示了在不久的未来一高层级总线使用的可能性，如工作量的改变。若在处理器高速缓存中一预取指令快取线并未命中时，该快取线将不会自外部内存被预取，除非快取线是由自内部高速缓存的一层级至一较低层级所提供的。然而，不论如何，即使是这个实施例，若快取线状态是共享的，该快取线仍然不会被进行内部的转移。
主权项
权利要求书
1.一选择性执行预取指令的微处理器，其特征在于，它包括：
一总线接口单元，在一总线上执行总线动作，且该总线连接该微处理器
至一内存；
一预估器，连接至该总线接口单元，以产生一预估，该预估是经由该预
取指令所指定的一预取的快取线是否将延缓随后在该总线上的总线动作；及
控制逻辑，连接至该预估器，而若预估显示预取该快取线将延缓该随后
的总线动作时，即将选择性地不进行预取快取线的动作。
|
|
|
|
|
设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明
Copyriht 2007 - 2008 © 科普之友 All right reserved |
