双垂直通道薄膜电晶体CMOS的制造方法及其产品<%=id%>

分类号： H01L21/8238;H01L27/092
颁证日：
优先权：
申请(专利权)人：瀚宇彩晶股份有限公司
地址：台湾省台北市
发明 (设计)人：薛英家
国际申请：
国际公布：
进入国家日期：
专利代理机构：北京三友知识产权代理有限公司
代理人：刘朝华
摘要
　一种双垂直通道薄膜电晶体CMOS的制造方法及其产品，包括形成闸极层于基板的表面。形成第一绝缘层于闸极层及基板的表面。形成半导体层于第一绝缘层的表面，半导体层具有第一区域、第二区域及位于第一区域及第二区域之间的中间区域。形成第一罩幕于第一区域的表面，并施行N+掺杂步骤，于第二区域定义出第一掺杂区与第二通道。形成第二罩幕于第二区域的表面并施行P+掺杂步骤，于第一区域定义出第二掺杂区与第一通道。于中间区域定义出本征区。形成第一绝缘层于第一掺杂区、第二掺杂区、第一通道、第二通道及本征区的表面。形成金属层于露出的第一掺杂区及第二掺杂区的表面。具有简化CMOS的制造步骤及组件面积，有效降低成产成本，大幅降低漏电流及大幅地的提升组件的效能。
主权项
　权利要求书 1、一种双垂直通道薄膜电晶体CMOS的制造方法，其特征是：它适用于一基板，包括下列步骤： (1)形成闸极层于该基板的表面； (2)形成第一绝缘层于该闸极层及基板的表面； (3)形成半导体层于该第一绝缘层的表面，该半导体层并具有第一区域、第二区域及位于第一区域及第二区域之间的中间区域； (4)形成第一罩幕于该第一区域的表面，并施行N+掺杂步骤，于该第二区域定义出第一掺杂区与第二通道，去除该第一罩幕； (5)形成第二罩幕于该第二区域的表面，并施行P+掺杂步骤，于该第一区域定义出第二掺杂区与第一通道，以及于该中间区域定义出本征区，去除该第二罩幕； (6)形成第二绝缘层于该第一掺杂区、第二掺杂区、第一通道、第二通道及本征区的表面，并令基板两侧的第一掺杂区及第二掺杂区露出； (7)形成金属层于该露出的第一掺杂区及第二掺杂区的表面。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明