|
|
|
|
|
|
TALENT专用集成电路(ASIC)高层次自动设计系统<%=id%> |
|
所属分类: |
自动化 |
项目来源: |
自创 |
技术持有方姓名: |
北京理工大学 |
所在地域: |
北京 |
是否中介: |
否 |
是否重点项目: |
否 |
技术简介: |
该系统属于智能CAD/EDA电子设计自动化领域,用于专用集成电路(ASIC)的自动化设计和模拟验证。本系统可以实现从VHDL(超高速集成电路硬件描述语言)行为级描述到FPGA(现场可编程门列阵)器件乃至全定制ASIC的自动设计和模拟验证。以本系统作为ASIC设计工具设计者只需要集中精力于宠观的ASIC行为功能设计,而不必陷于繁琐的逻辑设计之中;具体的工作可以由该系统自动完成。因此可以极大地提高ASIC设计质量,缩短设计周期,减少设计工作量,即可在短时间内设计出大规模的、复杂的ASIC。这对于开发新产品,抢占市场以及电子产品的更新换代具有重要意义。该系统的主要特征为: 一、基于国际通用的标准硬件描述语言VHDL: 1、支持VHDL标准1076-1987及1076-1993。 2、支持VHDL1164标准逻辑包及IEEE1076.3(综合/数学)包。 3、支持SYNOPSYS的SIGNED--ARITH包。 4、支持TALENT系统的IDEA库。 二、提供诸多自动化设计工具: 1、VHDL智能编辑器; 2、VHDL编译器; 3、VHDL混合级模拟器; 4、VHDL高层次行为级综合工具; 5、工艺映射工具; 6、逻辑图自动生成。 三、良好的系统集成,即可作为一个完整的ASIC自动设计系统,也可分别单独使用各个设计工具。 |
|
|
|
|
设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明
Copyriht 2007 - 2008 © 科普之友 All right reserved |