叠层衬底、电子部件的制造方法及叠层电子部件<%=id%>

分类号： H01F41/04;H01F17/00;H01G4/30
颁证日：
优先权： 2000.12.28 JP 401493/2000;2001.2.5 JP 28854/2001
申请(专利权)人： TDK株式会社
地址：日本东京都
发明 (设计)人：高谷稔;远藤敏一;佐佐木正美
国际申请： CT/JP01/11499 2001.12.27
国际公布： WO02/054420 日 2002.7.11
进入国家日期： 2002.08.27
专利代理机构：中国国际贸易促进委员会专利商标事务所
代理人：付建军
摘要
　提供可以比现有衬底更加薄型化、且在处理时不会发生强度问题的叠层衬底和电子部件的制造方法，以及电子部件。为此，该叠层衬底通过如下获得，即在转印膜上结合导电体层；通过蚀刻该导电体层构图成预定的图形；以其导电体层侧与预制体对置的方式配置具有形成了图案的导电体层的转印膜；以及把转印膜加热压接在预制体上，之后剥离转印膜、获得具有导电体层的预制体。
主权项
　权利要求书 1.一种叠层衬底的制造方法，包括下列工序：在转印膜上结合导电体层；通过蚀刻该导电体层，构图成预定的图案；以其导电体层侧与预制体对置的方式，配置具有形成了图案的导电体层的转印膜；以及把转印膜加热压接在预制体上，之后剥离转印膜、获得具有导电体层的预制体。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明