|
|
|
|
|
|
|
|
br> 颁 证 日：
优 先 权：
2000.12.27 JP 398398/2000
申请(专利权)人：
松下电器产业株式会社
地 址：
日本大阪府
发 明 (设计)人：
三好宪一;松元淳志
国 际 申 请：
CT/JP01/11448 2001.12.26
国 际 公 布：
WO02/054659 日 2002.7.11
进入国家日期：
2002.08.27
专利 代理 机构：
北京市柳沈律师事务所
代 理 人：
马莹;邵亚丽
摘要
分离电路(250)从接收分组中提取系统比特和奇偶比特，并且对它们进行分离。合并电路(240)对在当前重新发送单元中所分离的系统比特和在过去重新发送单元中获得的系统比特进行符号合并。解码电路(214)对所分离的奇偶比特和在过去重新发送单元中获得的奇偶比特进行似然合并，并且通过使用经过似然合并的奇偶比特作为校验比特，对经过符号合并的系统比特进行纠错解码。因此，可以增强接收电平和纠错能力，并且减少直到检测到没有差错为止的重新发送次数，从而提高吞吐量。
主权项
权利要求书
1.一种发送装置，包括：
编码部分，使用组织码对信息比特进行编码，以生成系统比特和奇偶比
特；
生成部分，将与前面重新发送单元的系统比特相同的系统比特和与前面
重新发送单元的奇偶比特不同的奇偶比特放在相互不同的符号中，以生成分
组(packet)；以及
发送部分，对所述分组进行发送。
|
|
|
|
|
设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明
Copyriht 2007 - 2008 © 科普之友 All right reserved |
