|
|
|
|
|
|
|
|
分 类 号：
H01L27/10;G11C11/34
颁 证 日：
优 先 权：
2001.9.28 JP 300892/2001
申请(专利权)人：
富士通株式会社
地 址：
日本神奈川
发 明 (设计)人：
松崎康郎;富田浩由;田口真男
国 际 申 请：
国 际 公 布：
进入国家日期：
专利 代理 机构：
中国国际贸易促进委员会专利商标事务所
代 理 人：
付建军
摘要
命令接收器电路与时钟信号的上升沿或下降沿相同步地接收命令信号。数据输入/输出电路与响应命令信号的接收时序而设置的时钟信号的边缘相同步地开始读取数据的输出和写入数据的输入。由于与时钟信号的两个边缘相同步地接收命令信号，因此当接收速率与现有技术中相同时，可以使时钟周期减半。结果，在安装有半导体存储器件的系统中，可以使系统时钟的频率减半，以减小在系统中的时钟同步电路的功耗，而不减少用于半导体存储器件的数据输入/输出速率。
主权项
权利要求书
1.一种半导体存储器件，其中包括：
命令接收器电路，用于与时钟信号的上升沿和下降沿相同步地接
收一个命令信号；
数据输入/输出电路，用于与所述时钟信号的上升沿和下降沿中的
一个相同步地开始读取数据的输出和写入数据的输入；
时序控制电路，用于设置由所述数据输入/输出电路在接收所述命
令信号中响应所述时钟信号的边缘，分别在所述时钟信号的上升沿或
下降沿开始输出读取数据的时序以及开始写入数据的时序。
|
|
|
|
|
设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明
Copyriht 2007 - 2008 © 科普之友 All right reserved |
