具有降低的写入速度波动的半导体存储器<%=id%>

本发明的非易失半导体存储器的组成为：存储单元阵列，包含分布在多个位线与字线交叉点处并连接到位线路的多个存储单元；以及写入电路，该电路在写入操作期间接收地址信号，并向连接到按址信号选择的存储单元的位线提供位线电压。写入电路基于地址信号，取决于被选择的存储单元在存储单元阵列中的位置，而改变位线电压的电平。写入电路基于输入的写入地址操作，在从写入电路的位线电压输出端经过位线到它本身的写入距离较长时，更多地增加提供给存储单元的位线电压的电平，从而降低了存储单元阵列的每一存储单元中写入速度的波动。
主权项
　权利要求书 1.一种半导体存储器，包括：存储单元阵列，包含多个存储单元，分布在多个位线与字线的交叉点并连接到所述位线；以及写入线路，该线路在写入操作期间接收地址信号，并向连接到以所述地址信号被选择的存储单元的位线提供位线电压，其中所述写入电路基于所述地址信号，取决于所述被选择的存储单元在所述存储单元阵列中的位置，改变所述位线电压的电平。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明