升压电路<%=id%>

>分类号： G11C16/30
颁证日：
优先权：
申请(专利权)人：力旺电子股份有限公司
地址：台湾省新竹市水利路81号8楼之3
发明 (设计)人：蔡宏平
国际申请：
国际公布：
进入国家日期：
专利代理机构：北京集佳专利商标事务所
代理人：王学强
摘要
　一种升压电路，具有避免基体效应所造成升压效果降低的作用。本发明的特色在于使用两组升压电路，其中每一充电电路层的晶体管的源极连接到对应的下一个层的NMOS晶体管漏极，并使第一组升压电路的NMOS晶体管的栅极，连接到第二组升压电路的晶体管的源极，与第二组升压电路的晶体管的栅极，连接到第一组升压电路的晶体管的源极的结构。此外本发明运用一CMOS电路来控制每个层中的NMOS晶体管运作，以提高升压的效率。
主权项
　权利要求书 1.一种升压电路，其特征在于：包括：一第一升压电路部分，具有一第一输入层电路、复数个第一组升压电路以及一第一输出层电路；一第二升压电路部分，具有一第二输入层电路、复数个第二组升压电路以及一第二输出层电路；其中，该第一输入层电路与该第二输入层电路，皆以一端接收一输入电压，另一端则分别连接到该些第一组升压电路与该些第二组升压电路；每一该第一组升压电路与每一该第二组升压电路是由一NMOS晶体管与一第一耦合电容所构成，该NMOS晶体管的漏极连接到该第一耦合电容的一端，每一该NMOS晶体管的源极以串联方式连接到对应的下一个漏极，且该些第一组升压电路的该NMOS晶体管的栅极连接到对应的该些第二组升压电路的NMOS晶体管的源极，该些第二组升压电路的NMOS晶体管的栅极连接到对应该些第一组升压电路的 NMOS晶体管的源极，一第一时钟信号使用于顺序上为奇数的该些第一组升压电路与顺序上为偶数的该些第二组升压电路的该些第一耦合电容的另一端，一第二时钟信号使用于顺序上为偶数的该些第一组升压电路与顺序上为奇数的该些第二组升压电路的该些第一耦合电容的另一端，且该第一时钟信号与第二时钟信号彼此互补不重叠；该第一输出层电路与该第二输出层电路是由一输出NMOS晶体管与一第二耦合电容构成，该输出NMOS晶体管的漏极同时与栅极和该第二耦合电容的一端连接，且第一输出层电路与该第二输出层电路的 2 该输出NMOS晶体管的两个源极连接在一起以做为输出，且第一输出层电路与该第二输出电路的第二耦合电容的另一端分别接收该第一时钟信号与第二时钟信号。 3

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明