半导体集成电路器件及其制作方法<%=id%>

颁证日：
优先权： 2001.10.4 JP 309007/2001
申请(专利权)人：株式会社日立制作所
地址：日本东京
发明 (设计)人：石川憲辅;齋藤逹之;宫内正敬;斎藤敏男
国际申请：
国际公布：
进入国家日期：
专利代理机构：中国国际贸易促进委员会专利商标事务所
代理人：王永刚
摘要
　提供一种半导体集成电路器件的制作方法和用这种方法制作的半导体集成电路器件，半导体集成电路器件的制作方法包括：在半导体衬底上的第一层互连线上制作层间绝缘膜，在膜中制作互连线沟槽和开接触孔；在沟槽和开孔内制作阻挡膜，使得在接触孔的整个底部，其膜厚从孔底部中间向侧壁增大；在阻挡膜上制作铜膜，形成第二层互连线，并用CMP法抛光形成连接部分(柱塞)。按照本发明，电流从第二层互连线经连接部分(柱塞)流向第一层互连线的最短几何路径，与阻挡膜电阻最低的薄的部分不一致，而可使电流通路分散，不易发生电子的聚集。
主权项
　权利要求书 1.一种半导体集成电路器件，包括： (a)在半导体衬底上形成并且具有开孔的绝缘膜； (b)在所述开孔底部和侧壁上形成的第一导电膜，膜厚从所述开孔底部中间向侧壁增大； (c)在所述第一导电膜上形成并且嵌在所述开孔中的第二导电膜。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明